Line AND란 무엇인가요?

A: 개념은 다소 추상적이지만 실제로 회로는 매우 간단합니다.

두 개의 드레인을 SCL 라인이나 SDA 라인에 직접 연결하는 방식은 유선 AND이다. 소위 AND 라인은 스위치 중 하나가 접지에 전도성이 있는 한 이 라인은 로우 레벨이어야 함을 의미합니다. 이 상황은 온-오프 제어를 위해 풀 와이어 스위치를 사용한 결과와 유사합니다.

Wire AND는 회로를 단순화할 수 있습니다. 일반적인 디지털 로직을 따르면 그림의 SCL 라인이나 SDA 라인에 두 개의 로우 레벨 신호를 보내려면 2-입력 OR 게이트를 거쳐야 하기 때문입니다. 하지만 이제는 연결만 하면 "완료"할 수 있습니다.

1. OC와 OD란 무엇인가

오픈 컬렉터 게이트(오픈 컬렉터 OC 또는 오픈 소스 OD)

오픈 드레인은 오픈 드레인 출력의 의미 오픈 컬렉터 출력, 즉 ttl의 오픈 컬렉터(oc) 출력과 동일합니다. 일반적으로 line-OR, line-AND에 사용되며 일부는 전류구동에 사용됩니다.

오픈드레인은 MOS관용이고 오픈컬렉터는 바이폴라관용입니다.

오픈 드레인 회로는 다음과 같은 특징을 가지고 있습니다.

1. 외부 회로의 구동 기능을 활용하여 IC의 내부 구동을 줄입니다. 또는 칩 전원 공급 장치 전압보다 높은 부하를 구동합니다.

2. 여러 오픈 드레인 출력 핀을 하나의 라인에 연결할 수 있습니다. 풀업 저항을 통해 장치를 추가하지 않고도 "AND 로직" 관계가 형성됩니다. 이는 I2C 및 SMBus와 같은 버스가 버스 점유 상태를 결정하는 원칙이기도 합니다. 토템 출력으로 사용하는 경우 풀업 저항을 연결해야 합니다. 용량성 부하에 연결되면 하강 지연은 칩의 트랜지스터로 능동적으로 구동되며 상승 지연은 수동 외부 저항으로 속도가 더 빠릅니다. 고속이 필요한 경우 저항 선택은 작아야 하며 전력 소비는 커집니다. 따라서 부하 저항을 선택할 때는 전력 소비와 속도를 모두 고려해야 합니다.

3. 풀업 전원 공급 장치의 전압을 변경하여 전송 레벨을 변경할 수 있습니다. 예를 들어, 풀업 저항을 추가하면 TTL/CMOS 레벨 출력 등을 제공할 수 있습니다.

4. 오픈 드레인 핀이 외부 풀업 저항에 연결되지 않은 경우 로우 레벨만 출력할 수 있습니다. 일반적으로 오픈드레인은 서로 다른 레벨의 장치를 연결하고 레벨을 일치시키는 데 사용됩니다.

5. 일반 CMOS 출력단은 상부 튜브와 하부 튜브로 구성되어 있으며, 상부 튜브를 제거하면 OPEN-DRAIN이 됩니다. 이 출력에는 레벨 변환과 유선 ANDing이라는 두 가지 주요 목적이 있습니다.

6. 드레인 단계는 개방형 회로이므로 후속 회로는 풀업 저항에 연결되어야 합니다. 풀업 저항의 전원 전압이 출력 레벨을 결정할 수 있습니다. 이렇게 하면 모든 레벨 변환을 수행할 수 있습니다.

7. 라인 AND 기능은 여러 회로가 동일한 신호를 로우로 끌어오는 상황에서 주로 사용됩니다. 이 회로는 신호를 로우로 끌어들이는 것을 원하지 않으면 튜브가 OPEN 상태이므로 하이 레벨을 출력합니다. -DRAIN을 제거하면 외부 풀업 저항을 통해 하이 레벨이 달성됩니다. (일반적인 CMOS 출력단의 경우 한쪽 출력이 High이고 다른 쪽 출력이 Low이면 전원 단락과 동일합니다.)

8. OPEN-DRAIN은 유연한 출력 방식을 제공하지만, 또한 약점이 있는데, 즉 상승 에지 지연이 발생한다는 것입니다. 상승 에지는 외부 풀업 수동 저항을 통해 부하를 충전하기 때문에 저항이 작을 때 지연은 작지만 전력 소비는 반대로 지연이 크면 전력 소비가 작습니다. 따라서 지연이 필요한 경우 하강 에지 출력을 사용하는 것이 좋습니다.

2. Line-OR 논리와 Line-AND 논리란 무엇입니까?

노드(라인)에서 풀업 저항을 전원 공급 장치 VCC 또는 VDD와 n개의 NPN 또는 NMOS 트랜지스터의 컬렉터 C 또는 드레인 D에 연결합니다(위 그림 참조). 이들 트랜지스터 극 E 또는 소스 S의 이미터는 모두 접지 라인에 연결됩니다. 하나의 트랜지스터가 포화되는 한 이 노드(라인)는 접지 레벨로 당겨집니다.

이들 베이스 때문입니다. 트랜지스터가 전류(NPN) 또는 하이 레벨 게이트(NMOS)를 주입하면 트랜지스터가 포화되므로 이 노드(라인)에 대한 베이스 또는 게이트 사이의 관계는 이 노드 위상 뒤에 역이 추가되는 경우 NOR 논리입니다. 장치는 OR 논리입니다.

참고: 개인적인 이해: 라인 AND, 풀업 저항을 전원 공급 장치에 연결합니다. (~A)amp; (~B)=~(A B), 이 개념의 기원을 공식으로 이해하는 것이 더 쉽습니다.

풀다운 저항과 PNP 또는 PMOS를 사용하는 경우 튜브를 사용하면 NAND NAND 논리를 형성하거나 음의 논리 관계를 사용하여 AND/OR 논리를 변환할 수 있습니다.

참고: OR을 연결하면 풀다운 저항을 접지에 연결합니다. (~A) (~B)=~(AB);

이러한 트랜지스터는 종종 일부 논리 회로의 오픈 컬렉터 OC 또는 오픈 소스 OD 출력 단자입니다. 이러한 종류의 논리를 일반적으로 유선이라고 합니다. AND/ Wired OR 로직, 일부 칩의 OC 또는 OD 출력 단자가 서로 연결되어 있고 풀업 저항이 있는 것을 보면 이는 OR/Wired AND이지만 때로는 풀업 저항이 입력 단자에 내장되어 있는 경우도 있습니다.

그런데 OC나 OD 칩의 출력 단자가 서로 연결되어 있지 않으면 버스 BUS의 양방향 출력 단자는 관리하에 하나로 연결되어 하나만 출력될 수 있습니다. 동시에 다른 것들은 하이 임피던스 상태로 입력만 가능합니다.

3. 푸시풀 구조란

일반적으로 두 개의 트랜지스터가 두 개로 제어된다는 의미입니다. 이는 항상 한 트랜지스터의 도체에 있으며, 배선된 AND를 실현하려면 출력단에 OC(오픈 컬렉터) 게이트 회로를 사용해야 합니다. 두 개의 트랜지스터, 하나는 항상 켜져 있고 하나는 꺼져 있습니다. 즉, 두 개의 트랜지스터가 푸시풀로 연결되어 있으며 이 회로 구조를 푸시풀 회로 또는 토템폴 출력 회로라고 합니다(아쉽게도 사진을 게시할 수 없습니다. ). 출력이 낮을 때, 즉 하위 레벨 로드 게이트가 로우 레벨을 입력할 때 출력 끝의 전류는 출력이 높을 때, 즉 하위 레벨 게이트에 의해 T4로 쏟아집니다. -레벨 로드 게이트는 하이 레벨을 입력하며, 출력 끝의 전류는 T3 및 D1을 통해 이 레벨의 전원 공급 장치에서 빠져나옵니다. 이러한 방식으로 높은 레벨과 낮은 레벨을 출력할 때 T3 all way와 T4 all way가 교대로 작동하여 전력 소비를 줄이고 각 진공관의 내구성을 향상시킵니다. 그리고 어느 방향으로 가든지 관의 온저항이 매우 작기 때문에 RC 상수도 매우 작고 변화 속도도 매우 빠릅니다. 따라서 푸시풀 출력단은 회로의 부하 용량을 증가시킬 뿐만 아니라 스위칭 속도도 증가시킵니다. 귀하의 정보를 위해.

푸시풀 회로는 동일한 매개변수를 갖는 두 개의 트랜지스터 또는 MOSFET입니다. 이들은 푸시풀 모드의 회로에 존재하며 각각은 양의 반주기와 음의 반주기의 파형 증폭 작업을 담당합니다. 회로가 작동하고 두 개의 대칭 전원 스위치 튜브 한 번에 하나의 전도만 있으므로 전도 손실이 작고 효율이 높습니다.

출력은 전류를 부하로 싱크하거나 부하에서 전류를 끌어올 수 있습니다.