그라 핀 칩 및 전통적인 실리콘 웨이퍼

실리콘 기반 트랜지스터를 기반으로 현재 주류 트랜지스터 아키텍처는 지느러미 전계 효과 트랜지스터와 서라운드 게이트 트랜지스터로 나눌 수 있습니다. 그러나 산업용 트랜지스터 게이트 크기는 12 nm 이상입니다. 이러한 맥락에서 칩 회사는 더 높은 공정의 칩 제조, 마스크 정렬기 정확도 향상, 트랜지스터 아키텍처 개선 및 최적화를 원합니다. 실제로 트랜지스터의 게이트 크기를 줄이고 트랜지스터 수를 늘려 칩 성능을 높이는 것도 실행 가능한 방안이다.

왜 이것을 언급합니까? 물론, 우리는 세 번째 방안의 기술을 가지고 있기 때문이다. 즉, 트랜지스터 게이트 크기를 줄임으로써 칩 성능이 위상적으로 향상되었습니다. 2022 년 3 월 12 일 칭화대는 쇄빙업계의 기술적 병목 현상을 돌파하여 처음으로 아시아 1 나노미터 길이의 트랜지스터를 실현하고 이를 바탕으로 우수한 전기적 성능을 갖추었다.

청화대 공식 홈페이지에서 온 소식에 따르면 집적 회로 연구소 교수가 이끄는 팀은 소형 트랜지스터 연구에서 획기적인 발전을 이루었다. 아시아 1 nm 게이트 길이의 트랜지스터를 성공적으로 개조했습니다. 일반적으로 트랜지스터의 게이트 길이가 짧을수록 실리콘 기반 칩 아키텍처에 수용할 수 있는 트랜지스터 수가 많아집니다. 만약 게이트 길이와 칩 성능의 반비례, 즉 충전 성능을 실현할 수 있는 방법이 있다면, 우리는 리소그래피 공정에 대한 요구를 완전히 낮출 수 있다. (윌리엄 셰익스피어, 리소그래피, 리소그래피, 리소그래피, 리소그래피, 리소그래피)

더 중요한 것은 칭화대 공식 홈페이지에 따르면 팀이 내놓은 sub- 1 나노 게이트 트랜지스터는 전기적 성능이 우수하다는 것이다. 즉, 트랜지스터 게이트 길이를 줄여 EUV 마스크 정렬기에 대한 의존도를 줄이거나 피하는 방안이 실현될 것으로 예상됩니다. 아마도 어떤 친구가 말하기를, 우리는 트랜지스터 게이트 길이를 줄여서 칩 성능을 향상시킬 생각을 했는데, 외국에서는 생각지도 못했을까? (윌리엄 셰익스피어, 트랜지스터, 트랜지스터, 트랜지스터, 트랜지스터, 트랜지스터, 트랜지스터) 답: 외국에서는 생각할 수 있지만 기술, 성능, 동력 안정성은 모두 우리만큼 높지 않습니다.

사실 일찍이 20 12 년 동안 일본은 동등한 3 nm 평면 구조화되지 않은 실리콘 기반 트랜지스터를 실현했다. 20 16 년 미국에서 물리적 울타리 1 nm 의 평면 황화 몰리브덴 트랜지스터를 실현했습니다. 칭화대가 실현한 sub- 1 나노게이트 트랜지스터의 물리적 울타리 길이는 0.34nm 입니다. 일미 반도체보다 우리의 정확도가 더 높다는 것이 분명하다. 정확도가 높을까요? 물론 아니죠!

먼저 일본과 미국이 각각 20 12 와 20 16 에서 내놓은 동등한 3 nm 과 1 nm 물리적 게이트 트랜지스터의 단점을 분석해 보겠습니다. 일본이 20 12 년에 내놓은 동등한 3 nm 평면 구조화되지 않은 실리콘 기반 트랜지스터는 아키텍처가 성숙하지 않아 트랜지스터 성능이 불안정하여 방치되었다. 미국에서 출시한 물리적 울타리 길이 1 nm 의 평면 황화 몰리브덴 트랜지스터는 비교적 안정적이고 신뢰할 수 있는 아키텍처 지원이 있지만 원자재 선택에 문제가 있습니다. 안정성이 매우 낮은 황을 원료로 사용하는 것이다.

칭화대 연구팀은 기존의 기술적 장점을 교묘하게 활용해 그라핀 박막 초박형의 단층두께와 우수한 전도성을 격자로, 그라핀의 가로전기장을 기반으로 수직 Mo S2 도랑의 스위치를 구현했다. 성능 및 전기장 안정성을 보장하기 위해 0.34 nm 에 해당하는 물리적 게이트 트랜지스터 구조가 구현되었습니다.

흥미롭게도, 그라핀 기술에 대해 말하자면, 우리는 서구의' 시할아버지' 이다. 2020 년 초, 우리는 8 인치와 12 인치 그래핀 조각의 상용화를 실현했습니다. 그러나 외국이 성숙한 원자재 기술이 부족해 게이트 길이 감소를 포기한 이유도 설명했다. 그라핀과 관련해서, 여러분도 일찍이 이런 원료에 대한 보도를 많이 들어보셨을 겁니다. 같은 공정에서 그라핀 칩의 성능은 실리콘 기반 칩의 5~ 10 배입니다. 권위성에 관해서는 IEEE 글로벌 권위 반도체 단체가 확인을 했다. 그래핀 소재가 향후 무어의 법칙을 이어가는 핵심 원자재가 될 것이라는 얘기다.

청화로 돌아오세요. 연구팀이 성공적으로 돌파한 0.34 nm 물리적 게이트 트랜지스터는 그라핀 표면에 금속을 퇴적해 자연적으로 산화함으로써 그라핀의 수직 방향의 전기장 차폐를 완성했다. 이것이 전부는 아니다. 트랜지스터의 안정성을 더욱 높이기 위해 청화팀은 원자층에 쌓인 하프늄 이산화탄소를 게이트 매체로, 화학기상으로 퇴적된 단층 2 차원 이황화 몰리브덴 박막을 도랑으로 사용했다.

흥미롭게도 그라핀 가장자리의 전기장을 통해 수직 이황화 몰리브덴을 효과적으로 조절하기 위해 칭화대 연구팀도 공예 기반 컴퓨터 지원 설계 (TCAD) 를 채택했다. 현재 이 연구 성과는 이미 국제 최고급 학술지' 자연' 에 발표되었다. 이것은 또한 이 성적에 대한 일부 사람들의 의심과 추측을 불식시켰다.

전반적으로 칭화대가 돌파한 연구 성과는 앞으로 하이엔드 칩 분야의 자율적 목표를 달성하는 데 도움이 될 것으로 예상된다. 청화대가 가능한 한 빨리 이 기술을 내놓고 착지할 수 있기를 바랍니다. 가능한 한 빨리 실험실에서 공장 응용으로의 전환을 실현하다.

칭화대 대학의 성공적인 쇄빙에 해당하는 0.34 nm 물리적 게이트 트랜지스터에 대해 무엇을 말하고 싶습니까? 앞으로 그래핀을 통해 반도체 분야에서 저가로 따라잡으려면 많은 문제가 생길 수밖에 없다. 인프라 및 인력 교육을 포함합니다. 이에 대해 모두에게 좋은 의견과 제안이 있습니까?

아래에 댓글을 남기신 것을 환영합니다. 저는 베테랑 반도체 기술 애호가입니다. 나에 게 관심을 지불, 최신 반도체 정보에 대 한 자세한 내용을 보여, 더 유용한 반도체 지식을 배울 수 있습니다.