CPU 구성 원리 및 구성

1CPU 의 기능 및 구성

1..1CPU 의 기능

프로그램이 메모리에 로드되면 컴퓨터는 명령을 받고 명령을 실행하는 작업을 자동으로 완료할 수 있습니다. 이 작업을 위해 특별히 설계된 컴퓨터 부품을 중앙 처리 장치 (CPU) 라고 합니다.

CPU 는 전체 컴퓨터 시스템의 작동에 매우 중요하며 다음과 같은 네 가지 기본 기능을 제공합니다.

(1) 명령 제어 프로세스의 순서 제어를 명령 시스템이라고 합니다. 프로그램은 명령 시퀀스이기 때문에 이러한 명령의 상호 순서는 임의로 뒤집을 수 없으며 컨트롤에 지정된 순서대로 엄격하게 진행해야 합니다. 따라서 기계가 순서대로 실행되도록 하는 것은 CPU 의 기본 임무이다.

(2) 하나의 명령을 조작하고 제어하는 기능은 종종 몇 개의 작동 신호 조합에 의해 이루어진다. 따라서 CPU 는 메모리에서 꺼낸 각 명령에 대한 작동 신호를 관리 및 생성하고 다양한 신호를 해당 부품으로 전송하여 해당 부품이 지시대로 동작하는 것을 제어합니다.

(3) 시간이 다양한 작업을 제어하는 시기를 시간 제어라고 합니다. 컴퓨터에서, 각종 지침의 연산 신호는 모두 시간에 따라 엄격하게 시간을 측정하기 때문이다. 반면에, 한 지침의 전체 실행 과정도 시간에 따라 엄격하게 시간을 잰다. 그래야만 컴퓨터가 자동으로 질서 있게 작동할 수 있다.

(4) 데이터 형식을 데이터 처리라고 하는 것은 데이터에 대한 산술연산과 논리 연산이다. 데이터 처리는 CPU 의 기본 작업입니다. 원시 정보는 가공해야만 사람들에게 유용할 수 있기 때문이다.

1.2CPU 의 기본 구성 요소

기존 CPU 는 연산자와 컨트롤러의 두 부분으로 구성됩니다. 그러나 기술이 발전함에 따라 CPU 의 기본 구성 요소는 이제 세 부분, 즉 연산자, 캐시 및 컨트롤러로 바뀌었습니다.

(1) 컨트롤러는 프로그램 카운터, 명령 레지스터, 명령 디코더, 타이밍 생성기 및 연산 컨트롤러로 구성됩니다. 명령을 내리는 것은' 의사 결정 메커니즘' 이다. 즉, 전체 컴퓨터 시스템의 운영을 조정하고 지휘하는 것이다. 컨트롤러의 주요 기능은 메모리에서 명령어를 꺼내고 다음 명령어가 스토리지에서의 위치를 나타내는 것입니다. 명령을 디코딩하거나 테스트하고 적절한 동작 제어 신호를 생성하여 지정된 동작을 시작합니다. 명령과 제어 CPU, 메모리 및 입/출력 장치 간의 데이터 흐름 방향입니다.

(2) 산술 단위는 산술 논리 단위 (ALU), 누적 레지스터, 데이터 버퍼 컨트롤러 및 상태 조건 레지스터로 구성되며 데이터 처리의 일부입니다. 제어기에 비해 연산자는 제어기의 명령을 받아들이고 동작을 수행합니다. 즉, 연산자가 수행하는 모든 작업은 제어기에 의해 제어되므로 실행 부품입니다. 산술 기기에는 두 가지 기능이 있습니다. 모든 산술 연산을 수행합니다. 모든 논리 연산을 수행하고 0 테스트 값 또는 두 값 비교와 같은 논리 테스트를 수행합니다. 일반적으로 산술 연산은 계산 결과를 생성하는 반면 논리 연산은 의사 결정을 생성합니다.

마이크로프로그래밍 기술은 소프트웨어 방식으로 운영 컨트롤러를 설계하는 기술로 표준화, 유연성, 서비스 용이성 등의 다양한 장점을 갖추고 있어 컴퓨터 설계에 널리 사용되고 기존의 하드와이어 기술을 대체했습니다. 그러나, VISI 기술의 발전과 기계 속도의 요구 사항에 따라, 하드와이어 논리의 사상은 더 많은 관심을 받고 있다. 하드 연결 컨트롤러의 기본 아이디어는 마이크로 조작 제어 신호가 명령어 opcode 디코딩 출력, 타이밍 신호 및 상태 조건 신호의 논리 함수라는 것입니다. 즉, 부울 대수에 의해 논리 표현식을 작성한 다음 문, 트리거 등의 장치에 의해 구현됩니다.

2. 명령 주기

CPU 는 명령을 받고 실행할 때마다 일련의 작업을 수행합니다. 이러한 일련의 작업에 필요한 시간을 명령 주기라고 합니다. 간단히 말해서, 명령 주기는 명령을 획득하고 실행하는 시간이다. 각종 명령의 조작 기능이 다르고, 어떤 것은 간단하고, 어떤 것은 복잡하기 때문에, 각종 명령의 명령 주기는 같다. 예를 들어, 액세스 지시어의 지시어 주기는 동일한 액세스 지시어의 지시어 주기와 다릅니다.

명령 주기는 일반적으로 몇 개의 CPU 주기로 표현되며, 기계 주기라고도 합니다. CPU 내부는 계산 속도가 빠르고 CPU 가 한 번에 메모리에 액세스하는 데 시간이 오래 걸리기 때문에 일반적으로 메모리 중 하나의 명령어를 읽는 가장 짧은 시간으로 CPU 주기를 지정합니다. 즉, 지시문의 손가락 단계 (일반적으로 fetch 라고 함) 에는 CPU 주기가 필요합니다. CPU 주기 시간에는 몇 개의 클럭 주기 (일반적으로 펄스 또는 T 주기) 가 포함되며 작업을 처리하는 가장 기본적인 단위입니다. ) 을 참조하십시오

3. 파이프 라인 CPU

파이프 라인 CPU 는 시간 병렬 동작 원리에 기반한 프로세서이며 매우 경제적이고 실용적인 병렬 기술입니다. 현재 고성능 프로세서는 거의 항상 파이프 라인 기술을 사용합니다. 파이프 라인 기술의 주요 문제는 자원 연결, 데이터 연결 및 제어 연결이므로 해당 기술 대책이 채택되었습니다. 조립 라인의 원활한 흐름을 보장하기 위해서.

CPU 가 파이프 라인으로 구성된 현대 파이프 라인 컴퓨터로, 일반적으로 명령 단위, 명령 대기열 및 실행 단위의 세 부분으로 구성됩니다. 이 세 가지 기능 구성요소는 3 차원 파이프를 형성할 수 있습니다.

명령 부품 자체는 명령, 명령 디코딩, 컴퓨터 피연산자 주소 및 피연산자 제거와 같은 여러 프로세스 세그먼트로 구성된 명령 라인인 명령 라인을 구성합니다.

명령어 대기열은 디코딩 명령어 및 체크아웃된 피연산자를 저장하는 선입선출 (FIFO) 레지스터 스택입니다. 여러 공정으로 구성된 조립 라인이기도 합니다.

실행 단위에 포함될 수 있는 산술 및 논리 연산 단위의 수는 파이프 라인으로 구성됩니다.

스토리지의 액세스 시간을 파이프 라인의 다른 프로세스 세그먼트의 속도와 일치시키기 위해 일반적으로 다중체 교차 스토리지를 사용합니다.

컴퓨터 시스템은 서로 다른 병렬 수준에서 파이프라인 기술을 채택할 수 있다. 일반적인 파이프 형태는 다음과 같습니다.

명령 파이프라인은 명령 단계의 병렬성을 나타냅니다. 명령 흐름의 처리 과정은 명령 가져오기, 디코딩, 피연산자 가져오기, 실행 및 다시 쓰기와 같은 여러 병렬 처리 단계로 나뉩니다. 현재, 거의 모든 고성능 컴퓨터는 명령어 라인을 채택하고 있다.

산술 파이프 라인은 병렬 작업 단계를 나타냅니다. 예를 들어 파이프 라인 가산기, 파이프 라인 곱셈기, 파이프 라인 제법기 등이 있습니다.

외부 프로세서 라인 (매크로 라인이라고도 함) 은 프로그램 단계의 병렬화를 나타냅니다.

4.RISC CPU 및 멀티미디어 CPU

RISC CPU 는 CISC 의 성공 기술을 계승하여 CISC 기계의 단점을 극복하고 발전했다. RISC 의 세 가지 기본 요소: (1) 제한된 단순 명령어 세트 (2)CPU 에는 많은 수의 사용 가능한 레지스터가 장착되어 있습니다. (3) 명령어 라인의 최적화를 강조한다. RISC 기계는 반드시 파이프라인 CPU 여야 하지만, 파이프라인 CPU 는 반드시 RISC 기계가 아닙니다.

멀티미디어 CPU 는 MMX ™ 기술 기반 프로세서입니다. MMX 는 특히 이미지 데이터 처리에 적합한 멀티미디어 확장 구조 기술로 멀티미디어 및 통신 응용 프로그램에서 컴퓨터의 기능을 크게 향상시킵니다. 차세대 펜티엄 CPU 로 대표되는 멀티미디어 CPU 는 단일 명령 스트림 다중 데이터의 새로운 구조를 채택하기 시작했습니다.